Informations- und Kommunikationstechnik

Direkt gesteuerte RS-Flipflops

Bistabile Kippstufen, Flipflops (FF) genannt, lassen sich durch eine geeignete Eingangssteuerung in jeweils einen der beiden stabilen Zustände umschalten. Sie eignen sich zum Speichern digitaler Informationen. Mit einem Set-Eingangssignal erhält ein Ausgang den Zustand High. Mit dem anderen Reset-Eingangssignal wird dieses Ausgangsinformation gelöscht und wechselt in den Low Zustand. Die Eingänge werden einzeln durch einen direkten Zustandswechsel von High zu Low oder umgekehrt angesteuert. Man bezeichnet diese Speichergruppe auch als asynchrone RS-FF.

Der allgemeine Aufbau und die Arbeitsweise bistabiler Kippstufen ist an anderer Stelle eingehender beschrieben worden. In der Digitaltechnik bietet es sich an, Flipflop-Schaltungen mit digitalen TTL- oder CMOS-Gattern aufzubauen. Die Schaltungen benötigen alle die gleiche Betriebsspannung und ihre Signalpegel sind zueinander kompatibel. Die einfachen zustandsgesteuerten RS-Flipflops sind als integrierte Schaltkreise in der TTL 74xxx-Serie nicht erhältlich. Sie lassen sich in ihrer Funktion aus den Standard NAND- oder NOR-Gattern aufbauen.

NOR-Latch

Zwei Standard NOR-Gatter mit zwei Eingängen können zu einem NOR-Flipflop oder NOR-Latch geschaltet werden. Die englische Bezeichnung Latch, übersetzt als Riegel, beschreibt die Eigenschaft einen Eingangszustand zu speichern. Jedes Ausgangssignal steuert einen Eingang des anderen Gatters. Der Schaltung bleiben zwei frei nutzbare Ein- und Ausgänge und sie entspricht dem Blocksymbol eines binären Flipflop-Speichers.

NOR-Latch

Durch die Rückkopplungen bestimmt der Ausgangszustand eines NOR-Gatters jeweils einen Eingangszustand seines Partners. Das Schaltdiagramm ist das Ergebnis einer Schaltungssimulation. Die Ansteuerung erfolgte mit zwei Rechteckgeneratoren mit den Schaltfrequenzen 5 Hz und 10 Hz. Die Zustandstabelle folgt aus dem Schaltdiagramm. Per Definition sollen die Ausgangszustände eines Flipflops immer entgegengesetzt zueinander sein. Das ist im 4. Fall nicht gegeben, dennoch sind die Ergebnisse bei zyklischer Wiederholung in der dargestellten Weise reproduzierbar.

In einem neuen Simulationsversuch mit diesem NOR-Latch wurden nun die Eingangspegel durch Schalter wahlweise auf High oder Low gesetzt. Lagen zum Start beide freien Eingänge auf Low Pegel startet die Simulation nicht. Lagen beide Eingänge gleichzeitig auf High oder gegensätzliche Pegel, startet eine Simulation. Das folgende Schaltdiagramm zeigt das Ergebnis.

NOR-Latch mit Zeitablaufdiagramm

In Anlehnung an das Normsymbol des RS-Flipflops soll das NOR-Latch mit E1 = 1 gesetzt werden (S). Mit E2 = 1 wird das Zurücksetzen (R) veranlasst. Mit beiden Eingängen auf Low Pegel erfolgt das Speichern (Sp) des vorherigen Zustands.

  1. Das NOR-Latch startet mit gesetztem Zustand: S. Die Ausgänge haben entgegengesetzte Pegel.
  2. Es wird nur E1 = 0 gesetzt. Die Ausgangszustände bleiben unverändert gespeichert: Sp
  3. Es wird nur E2 = 1 gesetzt. Beide Ausgänge setzen die Pegel entgegengesetzt zurück: R
  4. Es wird nur E2 = 0 gesetzt. Die Ausgangszustände bleiben unverändert gespeichert: Sp
  5. Mit E1 = 1 wird der Speichervorgang erneut ausgeführt: S. Fall 5 ist mit Fall 1 identisch.
  6. Zusätzlich zu E1 = 1 wird auch E2 = 1 gesetzt. Nur der Ausgang A2 wechselt seinen Pegel auf A2 = 0.
    Gleiche Ausgangszustände entsprechen nicht den genormten Vereinbarungen für Flipflops.
  7. Es wird E2 = 0 gesetzt und E1 = 1 bleibt erhalten. Das NOR-Latch geht in den regulären Speicherzustand: S.
    Fall 7 ist mit Fall 1 und 5 identisch.
  8. Mit E2 = 1 zum unveränderten E1 = 1 wird erneut der Fall 6 eingestellt.
  9. Jetzt wird E1 = 0 gesetzt und E2 = 1 bleibt erhalten. Das NOR-Latch wird regulär zurück gesetzt: R
    Der Fall 9 ist identisch mit Fall 3.
  10. Mit E1 = 1 zum unveränderten E2 = 1 wird erneut der Fall 6 oder Fall 8 eingestellt.
  11. Beide Eingänge werden gleichzeitig auf Low-Pegel geschaltet. Die Simulation blockiert sich.
    Erst nach dem Umschalten in den Set- oder Reset-Zustand würde sie korrekt weiter arbeiten.

Es ist nicht zu erwarten, dass die Simulationsergebnisse mit Laborergebnissen bei Verwendung realer Hardwarekomponenten in allen Punkten übereinstimmen. In Simulationsprogrammen sind alle gleichen Baugruppen 100%-ig identisch, während Hardwarekomponenten immer Fertigungstoleranzen aufweisen. Wird das NOR-Latch mit dem Simulationsprogramm Logiflash untersucht, erhält man bei der synchronen Eingangssteuerung mit einem Rechtecksignal ein anderes Ergebnis.

Haben in Logiflash beide Eingänge gleichzeitig den High Pegel, so schalten auch beide Ausgänge in den High Zustand. Wechseln beide Eingänge gleichzeitig auf Low, so nehmen beide Ausgänge den Low Zustand an. Werden wie im Schaltdiagramm oben die Wechsel von Fall 5 auf Fall 6 oder Fall 9 auf Fall 10 mit Schaltern gesetzt, dann wechseln beide Ausgänge wie oben in den Low Zustand. Ein gleichzeitiges Zurückschalten der Eingänge nach Low ist in Logiflash nicht möglich. In allen anderen manuell gesetzten Eingangskombinationen verhalten sich beide Simulationsprogramme gleich.

Die Wahrheitstabelle für das NOR-Latch

Nach dem Umzeichnen der Schaltung soll mithilfe der booleschen Gleichung für den Ausgang A2 die Wahrheitstabelle erstellt werden. Der Ausgangszustand A2 steht auf beiden Seiten des Gleichheitszeichens und kann nur 1 oder 0 sein. In der linken Tabelle stehen alle Eingangskombinationen, welche die Gleichung für A2 erfüllen. Die letzte Spalte zeigt den daraus errechenbaren Wert für A1. Die mittlere Tabelle enthält nur die Variablen der Schaltung.

Entwicklung der Wahrheitstabelle, NOR-Latch

Die umsortierte rechte Tabelle entspricht der gesuchten Wahrheitstabelle. Mit E1 = 1 wird der Ausgang A2 = 1 gesetzt. Wird nur der Pegel an E1 geändert, so bleibt der Ausgangszustand gespeichert. Wird der Eingang E2 = 1 gesetzt, dann erfolgt mit A2 = 0 ein Zurücksetzen. Wird nur der Pegel an E2 geändert, so bleibt dieser Ausgangszustand gespeichert. In diesen vier Fällen ist die Vereinbarung nach einem entgegengesetzten Zustand für die Ausgangsvariablen A1 und A2 erfüllt.

Zu vermeidende Eingangskombination

In der letzten Tabellenzeile sind beide Eingänge auf High Pegel gesetzt. Beide Ausgänge erhalten dadurch mit Low den gleichen Pegel. Diese Eingangskombination erfüllt die boolesche Gleichung und ist somit nicht verboten. Sie kann als irregulär bezeichnet werden, da beide Ausgänge mit Low den gleichen Zustand haben und nicht der Vereinbarung entsprechen. Dieser Zustand ist beim gleichzeitigen Zurücksetzen beider Eingänge auf Low nicht speicherbar. Das Ergebnis hängt von der Reaktionsgeschwindigkeit realer Gatter ab. Erreicht E1 vor E2 den Low Zustand, werden zwischenzeitlich die Rücksetzbedingungen durchlaufen und A2 = 0 ist der Endzustand. Reagiert E1 langsamer als E2, so entstehen kurz die Bedingungen für den Setzvorgang mit dem Endzustand A2 = 1.

Vom NOR-Latch zum RS-Flipflop

Im Normschaltzeichen des RS-Flipflops sind die Eingänge den direkt gegenüberliegenden Ausgängen zugeordnet. Das zustandsgesteuerte RS-Flipflop entspricht dem NOR-Latch mit gekreuzten Ausgangsanschlüssen.

RS-Flipflop aus NOR-Gatter

Wird im Blocksymbol die Mittellinie nicht gezeichnet, dann ist der untere Ausgang mit dem Negationskreis zu kennzeichnen. Im folgenden interaktiven Film kann die Arbeitsweise eines aus NOR-Gattern aufgebauten RS-Flipflops untersucht werden. Man kann feststellen, dass beim Versuch beide Eingänge aus dem irregulären Zustand gleichzeitig umzuschalten, der Folgezustand nicht vorhersagbar ist.

NAND-Latch

Eingangs wurde erwähnt, dass eine bistabile Kippstufe auch mit NAND-Gattern aufgebaut werden kann. Zwei NAND-Gatter bilden ein NAND-Latch, wobei auch hier das Ausgangssignal eines Gatters je einen Eingang seines Partners ansteuert. Das Bild zeigt ein NAND-Latch mit Schaltdiagramm und Zustandstabelle.

NAND-Latch mit Schaltdiagramm

Der Ausgang A1 wird durch ein Low aktives Signal am Eingang E1 gesetzt. Das Rücksetzen erfolgt ebenfalls Low aktiv am Eingang E2. Mit beiden Eingängen auf High Pegel wird der vorhergehende Zustand gespeichert. Bei diesen vier Kombinationen sind die Ausgangszustände zueinander invertiert.

Die Kombination mit beiden Eingängen auf Low sollte vermieden werden. Daraus folgt der irreguläre Fall, wo beide Ausgänge High Pegel annehmen. Der darauf folgende Signalwechsel ist nicht vorherbestimmbar und wird entweder in den Setz- oder Rücksetzzustand gehen. Der Fall 5 im Schaltdiagramm ist nicht speicherbar.

RS-Flipflops aus NAND-Gattern

Durch Negation der Eingangssignale entsteht aus dem NAND-Latch oder RS-Flipflop mit Low aktiven Eingängen ein normales nicht taktgesteuertes RS-Flipflop. Das Bild zeigt beide RS-FF Typen.

RS-FF aus NAND-Gatter

Die Namensgebung kann allgemein mit RS-Flipflop oder SR-Flipflop erfolgen. Teilweise wird mit RS-FF ein Speicherbaustein mit dominantem Reset verstanden. Bei einem SR-FF ist dann beim Einschalten der Set-Zustand dominant. Die TTL 74xxx-Serie bietet Schaltwerke mit zusätzlichen RS-Funktionen, wo die beschriebenen Eigenschaften intern berücksichtigt sind.

E-Flipflop

Bei allen vorgestellten RS-FF Schaltungen gibt es einen für beide Eingänge zu vermeidenden gleichen Pegelzustand, da das Ergebnis bei gleichzeitigem Pegelwechsel nicht eindeutig bestimmbar ist. Der neue Ausgangszustand hängt von den Bauteiltoleranzen und den damit verbundenen Signallaufzeiten ab, die auch mit der Betriebstemperatur variieren. Mit einer Zusatzschaltung wird das Standard RS-FF zum E-Flipflop, bei dem für S = R immer der Speicherfall eintritt.

E-FF aus Standard RS-FF

Der Anfangszustand im Zeitablaufdiagramm entspricht dem Reset. Mit S = 1 wird das FF gesetzt und bleibt es auch beim Pegelwechsel auf S = 0. Mit R = 1 erfolgt der Reset, der beim Pegelwechsel ebenfalls bestehen bleibt. Es wird erneut gesetzt und bei S = 1 wechselt auch der Reset Pegel auf High. Der vorhergehende Ausgangszustand (Set) bleibt gespeichert. Das Flipflop verhält sich soweit wie ein RS-FF. Es bleibt aber jetzt beim gleichzeitigen Pegelwechsel auf Low in diesem Speicherzustand und nimmt keinen zufälligen Ausgangszustand oder gleiche Pegel an.